De acuerdo al número de compuertas que posee un integrado (escala de integración), se clasifican en :
SSI : Small Scale Integration, si posee entre 1 y 10 compuertas, p. ej. integrado 7400 (4 compuertas Nand de dos entradas).
MSI: Medium Scale Integration, si posee entre 10 y 100 compuertas, p. ej. decodificadores, multiplexores.
LSI : Large Scale Integration, si posee entre 100 y 1000 compuertas, p. ej. Unidades aritméticas.
VLSI : Very Large Scale Integration, si posee más de 1000 compuertas, p. ej. Microprocesadores.

Una vez estudiadas las compuertas lógicas, su aplicación y las herramientas de diseño (Mapas de Karnaugh, Método de Quine Mc Cluskey) vamos a analizar bloques funcionales de circuitos combinatorios tales como multiplexores, decodificadores, comparadores, sumadores, circuitos aritméticos y describir algunas de sus aplicaciones

Arriba

Un circuito decodificador activa una y solo una de 2ⁿ salidas disponibles, de acuerdo al valor que tome una entrada de n bits. Normalmente, las salidas de éstos dispositivos se encuentran en "1" y se activan llevando la salida correspondiente a "0". Por lo tanto, estos dispositivos poseen n entradas y 2ⁿ salidas.

Ver figura 1.1.

Click Decodificador

Figura 1.1.Decodificador de n entradas y circuito equivalente para dos entradas

Existe una señal de control para el dispositivo "enable", activa en cero, que permite habilitar el circuito como decodificador. En el otro estado las salidas son fijadas a un valor de "1". En algunos casos, una segunda señal de control maneja la activación en forma completamente opuesta : con cero las salidas son puestas a "1" y permite el funcionamiento con un uno a su entrada. La figura 1.1 muestra el circuito equivalente del decodificador.

Las salidas del decodificador binario corresponden, cada una, a un mintérmino de n variables. Por lo tanto, cualquier función se puede representar como la suma de mintérminos.

Ejemplo 1.1.- Implemente la función

La salida se valida si las entradas A, B y C tienen cualquiera de los siguientes valores: 0, 3, 5 ó 7.

Ver figura 1.2.

Figura 1.2.- Funciones combinatorias realizadas con decodificadores

La gran aplicación de los decodificadores la encontramos en los sistemas de decodificación de direcciones de memoria y de circuitos de entrada y salida donde es necesario que uno y solo uno de los dispositivos utilizados (memoria ó entrada/salida) esté activo a través de una dirección única mientras que los restantes conectados al mismo punto (bus) permanecen "desconectados".

Se describen a continuación algunos circuitos integrados decodificadores de la serie 74 LS con sus características de funcionamiento más importantes:

Los circuitos decodificadores pueden conectarse en cascada de la forma mostrada en el ejemplo 2.

Circuito 74LS138

Ejemplo 1.2.- Diseñe un decodificador de 16 líneas utilizando decodificadores de 4 líneas. El diseño es mostrado en la figura 1.3.

Figura 1.3.- Decodificadores en cascada.

Un circuito demultiplexor toma una señal de entrada y la enruta a una de las varias salidas definida por las entradas de selección del dispositivo.

Una de las entradas de habilitación puede ser usada como una línea de dato en aplicaciones como demultiplexor. Verifíquelo.

Ejercicio 1.1: Diseñe un decodificador de 4 a 16 líneas con decodificadores de 3 a 8.
Ejercicio 1.2: Diseñe un decodificador de 5 a 32 líneas.

Arriba

La interfase entre un sistema digital y el usuario se realiza a través de dispositivos que presentan los dígitos decimales y otros caracteres adicionales (10,11,12,13,14,15). La base de éstos es el LED ( Light Diode Emitter ), el cual emite energía en el rango de luz visible ó infrarrojo cuando es polarizado en forma directa ( positivo al ánodo, negativo al cátodo) y la intensidad depende de la corriente que circula a través de él. Si arreglamos 7 Leds en la forma mostrada en la figura 1.4, tenemos una interfase capaz de visualizar cualquiera de los dígitos mostrados en la figura 1.5.

Estos 7 Leds pueden arreglarse de dos formas: ánodo común y cátodo común. En el primero los ánodos de los 7 segmentos son comunes y van conectados a la fuente de alimentación +V Voltios. Para hacer prender cualquiera de ellos basta con colocar en su respectivo terminal de cátodo un cero lógico. En el segundo los cátodos van al mismo punto común y a tierra 0 Voltios y para encender uno de los segmentos se debe colocar un "1" en su terminal de ánodo.

Figura 1.4.- Visualizador de 7 segmentos

Figura 1.5.- Designación numérica y visualización resultante

Para manejar los visualizadores de 7 segmentos de ánodo común y cátodo común se necesitan dos tipos de decodificadores, en el caso de TTL: el 74LS 47 y 74LS48, respectivamente, en los cuales las salidas, normalmente a "1", se van a activar con un "0" para hacer encender el Led respectivo para el primer caso y, todo lo contrario para el segundo caso.

Adicionalmente a la decodificación BCD a 7 segmentos éstos circuitos poseen 3 funciones para el manejo de sistemas de visualización:

LT : Lamp Test. Al activar ésta entrada todos los segmentos se activan mostrando un 8.
RBI : Ripple Blanking Input. Permite el borrado de los "0" a la izquierda de la cifra más significativa a través de conexiones en cascada.
BO : Blanking Output. Apaga completamente el visualizador sin importar el número que tenga a su entrada.

En la figura 1.6 se muestra la conexión típica de un sistema de visualización de 7 segmentos, donde los valores de las resistencias son calculados de acuerdo al valor de la corriente que se va a suministrar a cada segmento (intensidad luminosa).

Figura 1.6.- Conexión de un sistema de visualización de 7 segmentos

Arriba

El circuito equivalente de un multiplexor de 2 a 1 líneas es mostrado en la figura 1.7 d)

Click Mux Clic Selector

Figura 1.7.- Selectores de : a) 2 a 1 líneas , b) 4 a 1 líneas, c) 8 a 1 líneas, d) circuito equivalente

Se describen a continuación algunas características de funcionamiento más importantes de los circuitos integrados multiplexores de la serie 74 LS:

Click 74LS157

Como generador de funciones el mux permite fácilmente implementarlas colocando cada una de las entradas en el valor de salida que corresponda a cada mintérmino. Veamos el siguiente ejemplo mostrado en la figura 3.8 implementado con un multiplexor 74151 de 8 a 1 líneas.

Ejemplo 1.3.- Mediante multiplexores implemente la función

Cada una de los valores de entradas para los que la salida se valida, son llevados a 1 logico y los restantes a 0 logico, tal como se muestra en la figura 1.8

Figura 1.8.- El multiplexor como generador de funciones

Ejemplo 1.4.- Utilizando multiplexores 74LS151 ( 1 de 8) implemente la función

La función puede ser tabulada como se muestra en la figura 1.9. El circuito es mostrado en misma figura.

Figura 1.9.- Generador de funciones (4 variables) con multiplexores 74151

Ejemplo 1.5.- Diseñe multiplexores en cascada. La solución es mostrada en la figura 1.10.

Figura 1.10.- Multiplexores en cascada.

Ejercicio 1.3: Realizar un multiplexor de 1 de 32 basados en mux 1 de 8 (74LS151).

Arriba

Codificador de prioridad: Este circuito muestra el equivalente en 3 bits del valor de la línea de entrada de más alta prioridad (la entrada I7). La mayor aplicación de este circuito es en las solicitudes de interrupción que se hacen a un dispositivo microprocesador.

Estos circuitos permiten la comparación en magnitud de dos números de n bits, con la posibilidad de tener conexiones en cascada para efectuar comparaciones más grandes . Adicional a las entradas de los dos números de 4 bits el integrado 74 LS 85 posee otras tres marcadas como A>B, A<B y A=B que pueden ser conectadas desde las salidas correspondientes de la siguiente etapa que maneja los bits menos significativos para realizar comparaciones de números de 8, 12, 16 bits.

Click 74LS85

Arriba